Books | Codec_Books | Fig_09

Micro Instructions:
Y1 = y1 y2
Y2 = y3 y4
Y3 = y5 y6
Y4 = y7
Y5 = y8
Y6 = y9 y10
Y7 = y9
Y8 = y11 y12
Y9 = y13
Y10 = y13 y14
Y11 = y15
Y12 = y16 y17
Y13 = y18
Y14 = y19 y20 y21 y22
Y15 = y23
Y16 = y24
Y17 = y19 y7
Y18 = y25
Y19 = y26
Y20 = y27
Y21 = y28 y29 y30
Y22 = y31
Y23 = y32 y33
Y24 = y17 y34 y35
Y25 = y26 y36
Y26 = y37
Y27 = y38
Y28 = y39
Y29 = y39 y38 y24
Y30 = y40 y41
Y31 = y42
Y32 = y43 y31
Y33 = y28
Y34 = y44 y17
Y35 = y45
Y36 = y33 y46
Y37 = y47
Y38 = y48
Y39 = y49
Y40 = y50 y24
Y41 = y51
Y42 = y52 y53 y17
Y43 = y54 y55 y8
Y44 = y56
Y45 = y57
Y46 = y26 y21
Y47 = y58 y59
Y48 = y60 y56
Y49 = y61
Y50 = y51 y50
Y51 = y62
Y52 = y17

Micro Operations :
y1  : CodComplete:=1
y2  : rWrite2M2:=cnt_m2
y3  : rElem:=NElem
y4  : CodComplete:=0
y5  : DecodComplete:=1
y6  : rWrite2M3:=cnt_m1_m3
y7  : DecodComplete:=0
y8  : cnt_m1_m3:=cnt_m1_m3+1
y9  : m3_address:=ext_adr
y10  : ext_in:=m3[m3_address]
y11  : m1_address:=ext_adr
y12  : m1[m1_address]:=ext_out
y13  : m2_address:=ext_adr
y14  : ext_in:=m2[m2_address]
y15  : rfilelength:=cnt_m1_m3
y16  : mac1:=0
y17  : shcnt:=0
y18  : cnt:=cnt+1
y19  : mac2:=0
y20  : Br:=x"FF"
y21  : cnt:=0
y22  : cnt_m2:=0
y23  : cnt_m1_m3:=cnt_m1_m3-relem
y24  : cnt_elem:=cnt_elem+1
y25  : rT2:=Br
y26  : cnt_elem:=0
y27  : Br:=rmin
y28  : m2_address:=mac2
y29  : m2[m2_address]:=br
y30  : cnt_m2:=cnt_m2+1
y31  : mac2:=mac2+1
y32  : rMask:=rMask<<1
y33  : shcnt:=shcnt+1
y34  : mac1:=rTemp1
y35  : rMask:=x"01"
y36  : rTemp1:=mac1
y37  : rD:=rmax-rmin
y38  : rmin:=Br
y39  : rmax:=Br
y40  : rT2:=rT1-rmin
y41  : cnt_m1_m3:=cnt_m1_m3-1
y42  : rT1:=Br
y43  : br:=m2[m2_address]
y44  : Br:=rByte+rmin
y45  : rByte:=rByte<<1
y46  : bitcnt:=bitcnt+1
y47  : rT2:=rT2<<1
y48  : rByte(0):=1
y49  : rT1:=rMask&&rT2
y50  : rByte:=x"00"
y51  : bitcnt:=0
y52  : rLengthD:=Br
y53  : rMask:=x"80"
y54  : m3_address:=mac1
y55  : m3[m3_address]:=br
y56  : mac1:=mac1+1
y57  : rD:=rD>>1
y58  : Br:=cnt
y59  : rLengthD:=cnt
y60  : br:=m1[m1_address]
y61  : m1_address:=mac1
y62  : Br:=rByte

Logical Conditions :
File      Draw
x1  : dma
x2  : s
x3  : Bit0
x4  : m
x5  : ext_rdwr
x6  : cnt_m1_m3=x"0000"
x7  : cnt_m1_m3=rfilelength
x8  : cnt=x"03"
x9  : rlengthd=x"00"
x10  : cnt_elem=rElem-x"0001"
x11  : Br=x"FF"
x12  : cnt_elem=rElem
x13  : shcnt=rLengthD-x"01"
x14  : Br<=rmin
x15  : Br>=rmax
x16  : shcnt=rLengthD
x17  : bitcnt=x"8"
x18  : rT1=x"00"
x19  : rD=x"00"

Synthezza High Level and RTL Design

PRODUCTS

Synthagate—HLS & RTL

     Synthagate Overview

     What makes Synthagate different

Logic Synthesizer

     Overview

HLS & RTL TECHNOLOGY

Algorithmic State machines in HLS

     What is Algorithmic State Machine?

     Time in ASM

     ASM in GUI, System C and VHDL

     ASM Transformations

          Asm Combining

          Asm Minimization

          SubAsm Inclusion

High Level Synthesis

     How Does Synthagate Work

     ASM Creator Short Manual

Synthesis at Register Transfer Level (RTL)

     Data Path

     Control Unit

     Top Design

ASM Creator Manual

BENCHMARKS

Benchmarks of High Level Synthesis

Benchmarks of FSMs and Logic Circuits

     FSM Benchmarks

     Logic Circuits

DESIGN EXAMPLES

 

105 Designs at High Level and RTL

Logic Designs

     Logic Circuits

     FSMs

DEMO SERIES

  

COMPANY

     About Us

     Contact US

  

Get in touch with us at support@synthezza.com

  • YouTube
  • White Amazon Icon

Copyright © 2013 - 2020 Synthezza Corporation. All Rights Reserved

Synthezza High Level and RTL Design Logo