Books | Robot_Books | Fig_7

Micro Instructions:
Y1 = y1
Y2 = y2 y3 y4 y5
Y3 = y6
Y4 = y7
Y5 = y8
Y6 = y9
Y7 = y10
Y8 = y11
Y9 = y12 y13 y14
Y10 = y15
Y11 = y16
Y12 = y17
Y13 = y18 y19 y20 y21
Y14 = y22
Y15 = y23
Y16 = y2 y19 y20 y5
Y17 = y24
Y18 = y25
Y19 = y26 y27
Y20 = y28
Y21 = y29 y30 y31 y31
Y22 = y32
Y23 = y33

Micro Operations :
y1  : DistRg:=Ds_cnt
y2  : REngCtrl1:=1
y3  : REngCtrl2:=1
y4  : LEngCtrl1:=1
y5  : LEngCtrl2:=1
y6  : StopFlag:=0
y7  : StopFlag:=1
y8  : SpeedRg:=x"0C35"
y9  : SpeedRg:=x"2BF2"
y10  : SpeedRg:=x"186A"
y11  : DsTrig:=0
y12  : DsTrig:=1
y13  : DsTrig_cnt:=0
y14  : Ds_cnt:=0
y15  : Ds_cnt:=Ds_cnt+1
y16  : DsTrig_cnt:=DsTrig_cnt+1
y17  : AngleDiff:=CompRg2-CompRg1
y18  : REngCtrl1:=0
y19  : REngCtrl2:=0
y20  : LEngCtrl1:=0
y21  : LEngCtrl2:=0
y22  : CompRg2:=AngleCnt
y23  : CompRg1:=AngleCnt
y24  : pwm:=0
y25  : pwm_cnt:=pwm_cnt+1
y26  : pwm_cnt:=0
y27  : pwm:=1
y28  : CompTrig:=0
y29  : CompTrig:=1
y30  : CompTrig_cnt:=0
y31  : AngleCnt:=0
y32  : AngleCnt:=AngleCnt+1
y33  : CompTrig_cnt:=CompTrig_cnt+1

Logical Conditions :
File      Draw
x1  : StopFlag
x2  : start
x3  : DistRg>x"186A0"
x4  : DistRg>x"3D090"
x5  : DistRg>x"B71B0"
x6  : Ds_echo
x7  : DsTrig_cnt=x"1f4"
x8  : AngleDiff>=x"00003"
x9  : DistRg<x"186A0"
x10  : pwm_cnt<x"30D4"
x11  : pwm_cnt<SpeedRg
x12  : Compecho
x13  : CompTrig_cnt=x"1f4"

Synthezza logo White 2020.png

PRODUCTS

Synthagate—HLS & RTL

     Synthagate Overview

     What makes Synthagate different

     Examples of High Level and RTL Design

          Synthesis From GUI

          Synthesis From SystemC

          Synthesis From VHDL

Logic Synthesizer

     Overview
     Logic Synthesizer Experiments

     Benchmarks

DESIGN TECHNOLOGY

Algorithmic State machines in HLS

     What is Algorithmic State Machine?

     Time in ASM

     ASM in GUI, System C and VHDL

     ASM Transformations

          Asm Combining

          Asm Minimization

          SubAsm Inclusion

High Level Synthesis

     How Does Synthagate Work

     ASM Creator Short Manual

Synthesis at Register Transfer Level (RTL)

     Data Path

     Control Unit

     Top Design

BOOKS

  

DEMO SERIES

  

COMPANY

     About Us

     Contact US

  

Copyright © 2013 - 2020 Synthezza Corporation. All Rights Reserved

Synthezza logo navy.png